李楠解读台积电不急于3D堆叠原因，分析韬定律芯片技术路径

来源:互联网 更新时间:2026-08-20 19:44

近期，华&为提出的韬（τ）定律为半导体行业提供了一套全新的技术演进指导原则，引发了业界广泛关注。该定律旨在通过系统性降低时间常数τ，驱动芯片从底层电路到上层系统的性能、能效与晶体管密度持续提升，从而打破过去单纯依赖制程工艺迭代的路径依赖。

根据韬定律的规划路径，预计到2031年，基于该体系打造的高端芯片，其晶体管密度有望追平1.4纳米制程的同等水平。这意味着，无需完全依赖单一维度的制程工艺迭代，也能实现显著的性能跃升。在具体电路实现层面，该定律提出通过

逻辑折叠技术

来突破传统平面布局的物理边界，以缩短关键路径走线长度，并降低信号传播过程中的电阻与电容负载。

针对为何台积电等行业巨头并不急于推进3D堆叠技术落地的问题，怒喵科技创始人李楠给出了解读。他认为，在传统制程迭代尚未触及物理极限之前，

。这条路径产出的芯片功耗更低、速度更快，并且在各类应用场景中拥有最佳的适用性。

李楠进一步分析指出，沿着传统制程路径发展，工艺迟早会触及物理极限。一旦这条“正路”走到尽头，行业自然会开始探索其他技术分支。届时，3D堆叠及其各类优化方式将成为重要的探索方向，而再往下演进，

。这为行业未来的技术转型提供了清晰的路线图。

业内人士分析认为，韬定律的提出将全方位提振国内芯片产业的信心，并利好全产业链的发展。短期来看，它将直接带动国内半导体材料、制造、封测等上下游企业的发展；长期而言，则为国内芯片设计企业规避先进制程受限风险、突破技术瓶颈，提供了一条全新的可行路径。