218层堆叠 密度全球最高！揭开铠侠BiCS 8闪存的四大秘密

5月7日消息，近一段时间以来，在AI的刺激下，全球NAND闪存行业呈现前所未有的火爆，尤其是对大容量的渴求达到了空前的高度，如何高效地进一步提升存储密度也成了各大厂商的头等大事。

在这件事儿上，铠侠（原东芝存储）无疑是最有发言权的！

1980年，工程师舛冈富士雄首次提出Flash闪存的概念。

1989年，发布全球首款NAND Flash闪存芯片。

近二十年来，各大闪存厂商掀起了“军备竞赛”，不断增加堆叠层数，已量产超过300层，研发中的更是超过400层，未来甚至有望冲击1000+层！

但凡事都有个尽头。

未来随着堆叠层数继续加高，将进一步面临物理极限的限制，成本、良率、性能、可靠性等各方面的矛盾越发尖锐，乃至不可调和。

很自然，为了更高效地进一步推动闪存技术进步，必须探索其他更好的出路，铠侠的BiCS 8就做了很好的探索和尝试。

BiCS历经多代发展，堆叠层数一路增加，第二代48层、第三代64层、第四代96层、第五代112层、第六代162层……

(第七代跳过去了)

铠侠这是掌握了什么外星黑科技吗？其中的秘密主要有四：

BiCS 8大大提升了横向密度，利用更先进的半导体制造工艺，尽可能缩小cell存储单元的物理尺寸，使之占用空间更小。

再加上存储单元布局的优化，自然可以使用同样的体积，容纳更多的存储单元，密度也就上去了。

这就相当于3D闪存大楼的每个房间都更小了，整体布局也更合理，每一层自然可以容纳更多房间。

传统上的闪存都是一块晶圆上同时制造存储阵列和CMOS电路，各家区别只是谁在上谁在下，比如铠侠BiCS 6走的是CuA，CMOS电洛在下，存储阵列在上。

这么做不仅涉及到不同工艺对两部分的干扰影响，也制约了层数和密度的增加。

如此一来，不同晶圆可以分别使用最优化的工艺进行制造、加工、优化，尤其是存储阵列部分可以尽情堆叠更多的层数，实现密度的跃升。

这在以往是做不到的，因为会严重劣化CMOS性能，同时该工艺还将相邻存储单元之间的电学干扰降低了多达20％。

当然，两块晶圆结合是相当不容易的，

，海量的键合点更是不能有一丝误差。

下边就是BiCS 8的扫描电子显微镜放大图，其中粉色横线处是键合点，上方是存储阵列，下方是CMOS电路。

BiCS 8通过对字线(word-line)、位线(bit-line)、选择栅极(select-gate)施加不同的电压，实现对被访问存储单元的唯一选择。

选择栅极是由四列存储串(memory string)共享的，而各个选择栅极之间使用绝缘体进行电气隔离，并且绝缘体布置在有效的存储串之间，无法作为存储单元使用的一个虚假存储串(dummy memory string)则被取消，避免与绝缘体重叠，最终提高了存储密度。

Toggle DDR 6.0专为超高密度、超高带宽的3D闪存设计，不但可以轻松满足100-200层堆叠，未来的300+层也毫无压力。

相比于其他厂商主导的ONFI 5.0接口技术，Toggle DDR 6.0无论速率还是电路设计，都更胜一筹。

说了半天技术强悍，铠侠BiCS 8的实际表现到底如何呢？当然，我们不可能对闪存做评测体验，所以这里来看看一些权威的官方数据。

首先也是最直观的，多层堆叠闪存最想提高的存储密度，BiCS 8单块晶圆产出的位容量增加了多达55％。

作为对比，三星236层、SK海力士238层、美光232层虽然层数更多，但是1Tb TLC的密度都只有每平方毫米14.xGb，长江存储232层据说也只有每平方毫米15Gb出头。

与此同时，

，对比传统的BGA132 12×18毫米、BGA152 14×18毫米针脚更多，但

正是有了如此高的存储密度、如此小的封装尺寸，

除了大肚能容，铠侠BiCS 8的性能和能效也可圈可点。

按照官方数据，

另外，编程带宽提升15％，写入性能提升20％，读取延迟降低超过10％，能效也改进了30％。

关于TLC、QLC，这里再多说两句。

TLC刚出来的时候，大家都只要MLC、不要TLC，但是如今也都接受了TLC，又看不上QLC。

诚然，QLC在可靠性、寿命上天然不如TLC，但一方面经过多年工艺和技术改进、算法优化、主控适配，已经可堪大用，另一方面QLC最大的优势，就是更高的存储密度。

铠侠在BiCS 8上也采用了TLC、QLC并行的策略，根据市场需求和场景需要，灵活匹配、提供不同的产品，从而在性能、能效和成本之间取得平衡。

铠侠存储器事业部部长井上敦史说过：

很显然，BiCS 8就是这一理念的最佳实践。它没有简单粗暴地堆叠更多层数，而是引入CBA双晶圆键合技术，结合架构与单元优化、接口技术提升，既大幅增加了存储密度创下行业记录，也显著提升了性能和能效，可以说重新定义了高端3D闪存的标准。

面向未来，铠侠同样独树一帜，花开两朵：

一是

复用现有的存储阵列，

，以最大化降低成本，CMOS电路部分则升级最新工艺，I/O速度更高，以提升性能，从而以较低成本实现更高性能，典型的降本增效。

二是

全方位升级，

，增加超过50％，存储单元也进一步缩小，使得密度大增59％，而CMOS电路部分性能也更强，I/O速度提升33％而达到4800MT/s，读写吞吐量分别提升超过10％、15％，读写数据传输能效提升超过15％。

期待闪存鼻祖在未来不断奉献更优秀的技术和产品，推动行业精彩继续！