AMD迄今最强AI芯片！全球首颗2nm GPU芯片MI455X问世

7月24日消息，据媒体报道，在年度AMD Advancing AI大会上，

支持FP4、FP6、FP8等AI数据格式。芯片采用Chiplet设计，其中计算Chiplet使用台积电2nm工艺，其他Chiplet则选用适配的先进制程。

与上一代MI355X相比，MI455X实现了代际跨越：

显存：432GB HBM4，比当前竞品先进方案高出50%；

带宽：理论显存带宽达23.3TB/s，为上一代的2.9倍；

算力：MXFP8峰值浮点算力达20 PFLOPS，MXFP4达40 PFLOPS，均为上一代的4倍。

在实际AI推理场景中，

MI400系列对内部架构进行了重新划分，核心计算组织单位从传统的“计算单元”（CU）改为WGP（工作组处理器）。每个XCD（加速器复合裸片）包含2个Shader Engine，每个Shader Engine物理实现17个WGP（启用16个，1个用于良率提升），每个WGP负责执行计算任务。

新一代重新定义了裸片功能分区。L2缓存被移至新增的FCD（Fabric与缓存裸片），位于XCD下方，通过3D混合键合技术堆叠，形成SoIC模块。每颗GPU包含2个FCD，每个FCD拥有96MB L2缓存，并与6组HBM4接口相连，同时与8个Shader Engine进行逻辑互联。两个FCD通过中央Infinity Fabric连接，芯片两端还配置I/O Die。

封装方面，MI455X采用有机基板+台积电CoWoS‑L 2.5D封装，相较于前代MI300/MI350使用的CoWoS‑S（大型硅中介层），CoWoS‑L通过在有机基板中嵌入局部硅桥，支持更大尺寸的GPU模块。这种组合让AMD针对不同部件选用最优互连：XCD与L2间采用3D互连（极高带宽、极低时延），其他连接则使用2.5D横向互连，兼顾性能与成本。

MI455X是首款以Wave32为主要执行模式的Instinct GPU，取消了对Wave64的支持，从而降低指令延迟、分支发散惩罚和寄存器压力。新增对MXFP8、MXFP6、MXFP4的支持，并引入更细粒度缩放因子的MXFP4量化。新增tanh指令，将已有超越函数的吞吐量提升1倍。

MI355X采用HBM3E，并在显存与L2之间设置Infinity Cache；MI455X则直接升级至HBM4，并取消了独立的Infinity Cache层，将容量和带宽集中到更大的全局L2。每个FCD上的单个L2带宽已达到MI355X整体Infinity Cache聚合带宽的1.5倍，两个L2合计达3倍。两个L2通过Infinity Fabric保持一致性，共同缓存整个GPU地址空间的数据。

全局原子操作也重新归入L2处理（系统级原子操作仍由Infinity Fabric支持），吞吐显著高于前代。从L2到WGP的有效张量带宽最高放大4倍，单SIMD寄存器与每个WGP的LDS容量翻倍，VGPR也扩展至2倍。

为减少数据移动、提高利用率，AMD引入了TDM（张量数据搬运器），实现数据在全局显存与LDS之间直接异步传输，减少寄存器中转；同时通过WGP集群、数据组播、预取以及更灵活的屏障同步和更低调度延迟，大幅提升了GEMM、Flash Attention等AI负载的实际交付性能。

MI400系列重新设计了系统DMA架构，将软件可见的DMA队列（前端）与物理执行引擎（后端）解耦。软件只需提交DMA工作项，无需关心虚拟地址与物理地址的映射、数据或链路的具体物理位置，系统会自动拆分任务并在多个DMA后端间负载均衡，极大简化编程模型。

减少一致性压力，提升内存本地化效率。配合计算分区，软件可实现空间感知的任务调度。

虚拟化方面，GPU可划分为1至8个逻辑GPU，最多同时运行8个虚拟机，显存隔离由硬件保障，不依赖NUMA划分。安全体系以硬件加密信任根为基础，支持机密计算和强租户隔离，满足企业级安全需求。

MI455X不仅在制程、带宽、算力上实现跨越式升级，更通过架构层面的根本重构——从WGP单元、3D堆叠缓存、CoWoS‑L封装，到DMA与NUMA的重新设计——为AI训练和推理提供了前所未有的性能密度和效率。这款芯片的发布，进一步巩固了AMD在AI加速器领域的技术领先地位，也为下一代大规模AI基础设施奠定了坚实基础。