三星全球首发42纳米栅极间距3D堆叠晶体管，逻辑芯片密度翻倍

来源:互联网 更新时间:2026-07-07 20:26

芯片制程的持续微缩正面临物理极限的挑战，如何在不牺牲性能的前提下进一步提升晶体管密度，成为行业亟待解决的难题。三星电子近日公布了一项突破性技术，为下一代高性能芯片的发展指明了新方向。

在2026年VLSI超大规模集成电路研讨会上，三星宣布全球首次实现了栅极间距为

42纳米

的3D堆叠场效应晶体管。这项技术摒弃了传统的横向微缩路径，转而采用垂直堆叠方案，将原本并排放置的N型和P型晶体管上下堆叠起来。这意味着，在

相同的芯片面积内，可以容纳的晶体管数量理论上能够翻倍

，从而大幅提升芯片的集成密度和性能。

技术突破：从存储到逻辑的跨越

三星表示，3D堆叠结构的概念此前已在NAND闪存的V-NAND和DRAM的HBM中得到成功验证，但此次是首次在逻辑半导体领域实现。研究团队在上下堆叠的晶体管中，均采用了三层堆叠纳米片沟道设计。尤为关键的是，他们通过引入中间介质隔离层，有效解决了上下晶体管之间的电气隔离问题，并应用了RBC技术来实现上下晶体管的直接连接。