AI PC的算力天平：NPU之外，GPU是不可或缺的砝码

过去两年里，AI PC的讨论热度一直居高不下。但从全球出货量和大众认知度来看，它离真正的市场爆发，显然还有一段距离。说白了，目前AI PC仍处于早期采用的过渡阶段。不过有意思的是，就在市场爆发的前夜，芯片底层的算力架构变革其实早已悄然启动。传统PC几乎把所有计算任务都压在CPU身上，但新一代端侧芯片的思路已经彻底变了——它要统筹CPU、GPU、NPU资源，全面转向异构计算架构。

在这个架构里，NPU凭借“AI算力担当”的标签，在商用宣传中站到了核心位置。但这也引出了一个务实的问题：在真实的端侧AI任务中，GPU会不会被边缘化？它和NPU的分工边界究竟在哪里？

近期，全球半导体IP供应商Imagination以最新发布的E系列GPU IP为切入点，与行业媒体深入探讨了端侧模型演进对芯片架构提出的硬性要求，并为未来边缘系统的设计梳理了几种差异化的配置思路。

受访人：Rob Fisher, Imagination高级产品总监

---

谈到推动AI PC发展的核心驱动力，Rob Fisher在交流中明确表示，这本质上源于向设备端AI的转变——目标是在本地实现更高的生产力、更低的成本和更强的数据隐私。举个例子，像开源端侧智能体框架OpenClaw，已经可以直接部署在AI PC上，由本地硬件直接托管并运行AI Agent。产业链上的合作伙伴普遍认为，这类本地AI体验的成熟，将是下一个换机周期的根基所在。

AI PC与传统PC的核心架构差异，在于异构计算中不同处理器角色的重新定义。传统PC主要依赖CPU处理所有计算任务，而AI PC则要统筹调度CPU、GPU和NPU资源。通过引入NPU、GPU这类面向AI的并行翻跟斗，可以显著提升AI任务的处理速度和效率。

从全球范围看，AI PC目前确实还卡在早期采用阶段。但预测数据显示，未来两到三年内，AI PC将逐步主导出货量。而随着生态系统日趋成熟，亚洲尤其是中国市场的进展会非常迅速。Rob Fisher透露，Imagination已经在和多家中国本土公司合作，共同开发下一代AI PC SoC。

---

灵活性打败纯算力，将成为端侧SoC的硬性指标

随着端侧大模型和智能体技术的演进，边缘端对芯片的要求正在发生微妙但深刻的变化。Rob Fisher在交流中特别强调了一个观点：未来的端侧AI，真正需要的不是单纯的算力，而是“灵活性”。

对于边缘端模型来说，除了提供原始的TOPS算力外，芯片还必须能在严格的功耗范围内，维持高存储带宽、高效的数据移动能力以及混合精度计算的支持。这些可不是锦上添花的参数，而是决定能否落地的硬门槛。

与此同时，软件层面的创新也在快速推进。模型量化、稀疏化、压缩、算子融合、执行期图优化……这些技术正在从根本上重塑可在设备端部署的模型形态。这也进一步强化了对灵活、可编程计算的需求——相比于针对有限模型集优化峰值吞吐量的固定架构，面向未来的硬件必须具备更强的适应性。

这才是硬件灵活性正变得与峰值算力同等重要的根本原因。边缘AI的工作负载变化极快：模型持续演进，算子日趋多样，处理流程也越来越复杂，视觉、语言、音频与经典计算常常交织在一起，乱成一团。

更关键的是，边缘SoC的运行逻辑和云端推理翻跟斗完全不同。一颗AI PC SoC在承担AI推理任务的同时，还必须持续应对一堆混合运行的工作负载，包括实时渲染用户界面、管理网络连接、强制执行安全策略，以及处理操作系统与应用任务。它不仅要具备适应动态变化工作负载的灵活性，还得在兼顾所有任务的同时，避免出现存储瓶颈或过度功耗。

---

GPU在AI PC中会被边缘化吗？

针对主流AI PC芯片普遍采用的CPU+GPU+NPU异构架构，一个行业焦点问题被抛到了Rob Fisher面前：NPU常被宣传为算力担当，GPU是不是会被边缘化？

Rob Fisher的看法很明确：GPU在AI PC中不会被边缘化。理由有几点：

首先，从商业和设计现实来看，AI PC SoC无论如何都需要一个图形翻跟斗来支持用户界面、专业渲染和游戏。那么，把这个可编程计算引擎加以扩展来支持AI工作负载，就是一个非常自然且高性价比的步骤。它让SoC设计者能够从已有的硅片中挖掘更多价值，而不是把AI当作一个完全独立的功能来对待。

其次，NPU对于特定的推理工作负载确实高效，但这种专用化是有代价的。GPU虽然更具通用性，但提供了远为强大的灵活性和软件复用能力，尤其适合那些快速演变、或者必须与图形及系统工作负载同时运行的AI任务。

此外，还有一个很实际的商业考量：对SoC团队来说，设计、授权和集成一个全新的NPU，意味着增加成本、风险和后期验证工作。相比之下，像GPU这样的通用并行计算架构，可以通过软件持续适配新模型，从而在多个产品周期中保持竞争力，这笔账算下来很划算。

Imagination预测，未来3到5年，端侧AI芯片架构将朝着更深度的异构和更紧密的集成方向演进。CPU、GPU和更多专用翻跟斗会共存，但在软件层面实现更好的统筹调度。架构的重点将从峰值AI指标转向持续的性能功耗比、内存效率和灵活性——这其实反映了边缘设备必须处理多样化、并发工作负载的现实。

---

E系列最值得关注的优化是突发处理器与神经核

为了在功耗、性能和灵活性之间找到平衡点，Imagination设计新一代GPU架构时，基于“AI将与图形处理并列，成为同等重要核心工作负载”的前提，推出了E系列GPU IP。

Rob Fisher透露，在边缘AI场景中，性能瓶颈往往不在计算本身，而在数据移动。针对这一痛点，E系列引入了“突发处理器（Burst Processors）”技术。

在传统ALU架构中，主ALU管线里的算术指令每个周期都会切换任务。这意味着每个周期都会中断当前任务，所有中间计算结果都必须存到统一着色集群（USC）的内部寄存器或内存里。频繁的数据读写和搬移，恰恰是传统功耗的主要来源。

而E系列的Burst Processor把多个算术指令聚合为一个指令突发（burst），并确保它作为一个完整单元顺序执行。这个过程中产生的中间结果，直接被保存在ALU流水线内部，避免了频繁的数据传输和高功耗的SRAM读写。

这种减少数据搬移的设计，使E系列在笔电级功耗范围内维持了高计算性能，平均功耗降低了35%。

通过在ALU内部集成AI加速能力，E系列GPU可以作为“神经核（Neural Core）”运行，在1GHz频率下可扩展到每核心32 TOPS INT8的算力（且可以运行在更高频率）。

此外，E系列在低精度AI计算任务中提供了不同的配置选项：

在低精度任务中提供显著加速——针对四分之一精度（如FP8）实现16倍加速，半精度（如FP16）实现8倍加速，相比全精度呈现16:1的加速比。原生支持FP16、BF16、INT8、INT4、FP8等主流数据格式。

通过省略额外的低精度加速单元，使GPU整体面积减少约3%，同时在半精度和四分之一精度任务中均提供相比全精度8倍的加速（即1:8方案）。

在内存管理方面，E系列每个统一着色集群（USC）都配备了512KB高速内部寄存器存储和32KB本地存储器。配合最新一代PVRIC5图像压缩技术（支持无损压缩与固定提供50%压缩率的视觉无损压缩模式），可以进一步减少系统内存读写带来的带宽与功耗开销。

---

系统设计的理性权衡

除了AI PC，这种以GPU为中心的架构同样适用于汽车、机器人等边缘终端。

Rob Fisher表示，汽车和机器人领域更强调确定性、安全认证和长产品寿命。E系列汽车配置通过了ASIL-B认证，并采用分布式安全机制。而AI PC则优先考虑能效。但两者都需要应对混合、并发的工作负载。

通过内置高级固件处理器控制的“邮箱消息系统（Mailbox Messaging System）”，E系列GPU可以通过GPIO接口与系统中的第三方NPU直接交互，无需回退至主CPU，从而降低多任务并发时的系统延迟。

基于这种性能和灵活性，E系列GPU给今天的SoC设计者抛出了一个新问题：当系统已经搭载了具备AI计算能力的GPU，是否还需要单独配置独立的NPU？

Imagination给出了三种配置模型：

对于必须保证针对已知AI工作负载实现高性能加速的系统，继续配置NPU依然是合理的选择。已知的高频网络跑在NPU上，而GPU则为系统保留支持未来（未知）演进AI网络的灵活性。

在对成本敏感、且对AI加速需求量或速度要求不高的市场——或者在未来AI网络支持风险尤为关键的应用场景中，E系列GPU凭借扩展算力，完全可以满足系统对AI加速的需求，省去对独立NPU的投资。

即传统的GPU搭配专用NPU孤立设计，在硅片面积与成本方面代价较大，且面临NPU未来无法支持新一代AI网络的技术迭代风险。

---

写在最后

根据Imagination透露的信息，面向不同市场的E系列定制版本将于2025年至2026年陆续推出。

在AI PC技术尚未全面爆发、算法模型仍在持续变化的过渡期，具备高度可编程与通用计算能力的通用GPU，或许能凭借软件持续适配新模型的能力，在多个产品周期中为设计者提供一个更具长效竞争力的选择。